담당업무 : 라이다 RTL 설계 및 FPGA 개발

ㆍ라이다 물리 계층 신호 처리 IP RTL 설계 및 검증 (dToF, iToF, FMCW 등)

ㆍ설계 IP Simulation 및 Verification

ㆍFPGA 프로토 타입 개발 및 검증

필수자격

- 공학 계열 (전기전자, 컴퓨터공학, 정보통신) 학사 이상

- Verilog-HDL 기반 RTL 설계

- Simulation Model 및 Testbench 설계

- RTL Simulation 및 Verification

- 한국인(외국인지원불가)

우대사항

라이다 관련 개발 경험

근무지: 경기도 성남시 수정구 금토로80번길 11)

채용절차

서류전형 > 면접진행 > 최종심사 > 최종합격

근무환경 및 복지

휴무/휴가: 주5일근무, 연차, 생일반차, 하계휴가 (연중 5일)

연금/보험: 국민연금, 의료보험, 산재보험, 고용보험

교육/자기계발: 사내동호회, 야유회/체육대회

근무환경/편의: 간식제공, 건강검진, 유연근무제

보장/수당: 우수사원포상, 퇴직연금, 명절선물, 경조사지원