포지션

• SoC 설계/개발 - Design 

요구 기술

• C, Verilog, FPGA, Orcad

주요업무

System architecture design

• AXI5및 NoC Bus 포함한 architecture interface design

• 각종 IP(차량용 및 High speed I/F – PCIe,USB,TSN,ETHERNET,CAN FD,DDR,AP,DSP(processor) ) interface design

• ASIC, SoC 또는 AP 양산 및 Chip Bring-Up

• UPF/CPF 기반 Low power simulation

• Synthesis/LINT/Equivalent Check/STA/CDC

• Gate-level simulation

• Functional Safety design(On-line DFT(LBIST,MBIST), Internal JTAG verification)

자격요건

• 경력 8년 ~ 15년

• ASIC Full chip design (IP-XACT 유경험자)

• Many-core & Multi-core(MHU(Message Handling Unit) 유경험자)

• FPGA에서 verification 가능

• Computer architecture 이해

• SytemVerilog 또는 VHDL/Verilog를 활용한 RTL 설계 지식

우대사항

• Functional Safety/ISO26252 경험자

• Digital Signal Processing 학위 소지자

• CEVA DSP경험자 우대

• 석/박사 학위소지자

• 영어 회화 가능

마감일 및 근무지

• 마감일 : 채용시 마감

• 근무지

- 서울 강남구 언주로

복지 및 혜택

• 급여제도 : 퇴직금, 4대 보험, 장기근속자 포상, 우수사원포상, 스톡옵션

• 선물 : 명절선물/귀향비, 결혼기념일, 배우자 생일 선물

• 교육/생활 : 워크샵, 신입사원교육(OJT), 저녁식사 제공, 음료제공(차,커피)

• 근무환경 : 휴게실, 회의실, 수면실, 여성휴게실, 공기청정기, 카페테리아, 전용사옥, 사내정원, 주차장

• 출퇴근 : 주 52시간제 준수

• 지원금/보험 : 각종 경조사 지원, 피트니스룸 운영, 영어회화 교육 지원

채용절차 및 기타 지원 유의사항

[채용절차]

• 서류전형 → 1차 인터뷰 → 2차 인터뷰 → 처우 협의 → 최종합격